


|                |                |
|----------------|----------------|
| Cognome e Nome |                |
| Matricola      |                |
| Data           | 20 Giugno 2018 |

Prova Scritta di Complementi di Elettronica Digitale  
20 Giugno 2018

Sia  $V_{DD}=1.1V$  e si assumano i seguenti parametri tecnologici per i MOSFET:

| Parametro           | n-MOSFET | p-MOSFET |
|---------------------|----------|----------|
| $V_{TO}[V]$         | 0.3      | -0.3     |
| $\beta'[\mu A/V^2]$ | 100      | 75       |
| $\gamma[V^{1/2}]$   | 0.0      | 0.0      |
| $\lambda [V^{-1}]$  | 0.0      | 0.0      |
| $L_{MIN}[\mu m]$    | 0.09     | 0.09     |

Se non diversamente specificato si assuma per tutti i transistori  $L=L_{MIN}$ .



La figura mostra una cella di memoria RAM statica a sei transistori e la capacità della *bit-line* vale  $C_{BL}=125fF$ . In relazione a tale circuito si chiede di rispondere ai seguenti quesiti.

- 1) (12 Punti). Si consideri l'operazione di lettura in cui le due *bit-line* sono precaricate a  $V_{DD}$  ed il *bit* memorizzato è un uno logico. Affinché la lettura non deteriori il dato memorizzato è necessario che l'aumento di tensione sul nodo  $V_R$  sia sufficientemente bassa. Questa specifica può essere valutata stimando il valore  $V_{Rst}$  in condizioni stazionarie, cioè il valore che  $V_R$  raggiungerebbe se il transistoro di lettura fosse infinitamente lungo.

Detti  $S_4$  ed  $S_6$  i dimensionamenti di M4 ed M6, rispettivamente, si determini il rapporto  $C_R=S_4/S_6$  che garantisce un  $V_{Rst}$  minore di 0.2V

Si supponga adesso di avere  $S_6=2$  e  $S_4=C_R S_6$  e si calcoli il tempo necessario affinché durante la lettura la tensione sulla *bit-line* si riduca di 150mV rispetto a  $V_{DD}$ .

Si supponga che la cella sia simmetrica e quindi si abbia  $S_1=S_4$ ,  $S_2=S_5$  ed  $S_3=S_6$ .

- 2) (8 Punti). Si consideri ora l'operazione di scrittura di uno zero supponendo che il *bit* memorizzato sia un uno. Anche in questo caso si chiede di studiare la scrittura usando la tensione stazionaria  $V_{Lst}$  e, in particolare, di determinare il valore di  $S_2$  che garantisce  $V_{Lst}=V_{T0}$ .

- 3) (8 Punti). Si consideri adesso la potenza statica  $P_{st}$  assorbita da una cella di memoria sapendo che la corrente  $I_{off}$  di un dispositivo avente  $|V_{GS}| < |V_T|$  può essere approssimativamente espressa come:

$$I_{off} = S I_{sbth} \exp\left(-\frac{|V_{GS} - V_T|}{m_s V_{th}}\right)$$

dove  $S$  è il dimensionamento del transistor,  $I_{sbth}$  e  $m_s$  sono parametri tecnologici, mentre  $V_{th}=26mV$  è la tensione termica (a temperatura ambiente).

Si calcoli il massimo valore di  $I_{sbth}$  compatibile con  $P_{st}$  di 50 nW, sapendo che  $m_s$  vale 1.15.